Триггеры используются для хранения данных и управления потоком информации в компьютерах и устройствах связи. В отличие от триггера, защелка может изменять свой выход, когда активен определенный вход. И защелка, и триггер разные. Защелка чувствительна к уровню, а триггер — к краю.
Вы можете сравнить защелку и триггер, посмотрев, как они реагируют на входной сигнал. Защелка изменяет свой выход в зависимости от уровня входного сигнала. Сигнал на входе будет высоким или низким. Триггер меняет свой выход в соответствии с изменением входного сигнала. Это означает, что вместо высокого и низкого уровня входной сигнал будет либо повышаться, либо падать.
Шлепанцы бывают разных типов, такие как SR, JK, D и T Flip-Flop. В этой статье будет подробно рассмотрен триггер D-типа. Вы можете спроектировать триггер D-типа, используя триггер SR. Логический элемент НЕ должен быть подключен между входами S и R триггера D-типа, и оба этих входа связаны вместе. Вместо триггеров SR можно использовать триггер D-типа, для этой конфигурации вам нужны только состояния SET и RESET.
Краткое описание:
- Что такое триггер D-типа?
- Схема триггера D-типа
- Временная диаграмма
- Таблица истинности для триггера D-типа
- Конфигурация «главный-подчиненный» триггера D-типа
- Схема главного-подчиненного триггера D-типа
- Триггер D-типа для разделения частот
- D-триггеры как защелки данных
- Прозрачная блокировка данных
- ИС триггера D-типа
- Заключение
Что такое триггер D-типа?
Триггер D-типа (триггер задержки) представляет собой тактируемый элемент цифровой схемы, имеющий два стабильных состояния. Этот тип триггера использует на своем входе задержку в один такт. Благодаря этому можно соединить несколько триггеров D-типа в каскад для создания схем задержки. Триггеры D-типа имеют различное применение, особенно в системах цифрового телевидения.
Схема триггера D-типа
Простой триггер D-типа содержит четыре входа и два выхода. Эти входы:
1. Данные
2. Часы
3. Установить
4. Сброс
Два выхода триггера D-типа логически инверсны друг другу. Входные данные могут иметь либо логический 0 (низкое напряжение), либо логическую 1 (высокое напряжение). Входной тактовый сигнал синхронизирует триггер с внешним сигналом. Два входа установки и сброса поддерживаются на низких логических уровнях. Триггер D-типа имеет два возможных состояния. Когда входные данные (D) триггера равны 0, это приведет к сбросу триггера и результату будет 0. Когда входные данные (D) равны 1, это установит триггер и приведет к выход 1.
Важно отметить, что триггер D-типа отличается от защелки D-типа. Защелка D-типа не требует тактового сигнала, но триггер D-типа требует тактового сигнала для изменения своего состояния.
Вы можете сконструировать триггер D-типа с парой защелок SR. Инвертированное соединение также необходимо для одного ввода данных между входами S и R. Входы S и R не могут быть одновременно высокими или низкими. Одной из основных особенностей триггера D-типа является то, что он может создавать защелку, которая может хранить и сохранять информацию о данных. Вы можете использовать это свойство защелки триггера D-типа для создания схемы задержки и обработки данных, когда это необходимо. Триггеры D-типа в основном используются в делителях частоты и защелках данных.
Временная диаграмма
Разберем временную диаграмму слева направо:
- В начале временной диаграммы вопрос изначально НИЗКИЙ. Когда SET на короткое время переходит в ВЫСОКИЙ уровень, вопрос становится ВЫСОКИМ и остается ВЫСОКИМ. С другой стороны, когда RESET на короткое время переходит в ВЫСОКИЙ уровень, вопрос становится НИЗКИМ и остается НИЗКИМ.
- Изменения ДАННЫХ с НИЗКОГО на ВЫСОКИЙ не влияют на вопрос . Выход не реагирует на изменения DATA. По нарастающему фронту первого тактового импульса, поскольку ДАННЫЕ имеют ВЫСОКИЙ уровень, вопрос становится ВЫСОКИМ. Хотя ДАННЫЕ на мгновение снова меняются на НИЗКИЙ, а затем снова на ВЫСОКИЙ. Все это не влияет на вопрос . На переднем фронте второго тактового импульса уровень ДАННЫХ все еще ВЫСОКИЙ, а вопрос также остается ВЫСОКИМ.
- Переход к нарастающему фронту третьего тактового импульса, когда ДАННЫЕ НИЗКИЕ, вопрос становится НИЗКИМ. В четвертом и пятом тактовых импульсах, когда уровень ДАННЫХ остается НИЗКИМ, вопрос также остается НИЗКИМ на каждом нарастающем фронте. Наконец, когда наступает нарастающий фронт, ДАННЫЕ ВЫСОКИЕ, и вопрос также переходит в ВЫСОКИЙ.
Обратите внимание, что Q̅ всегда является противоположностью вопрос . Вход SET может сделать выход ВЫСОКИМ в любое время. Аналогично, вы можете использовать вход RESET, чтобы повернуть выход в НИЗКИЙ уровень, когда захотите.
Таблица истинности для триггера D-типа
Характеристики триггера D-типа можно записать с использованием таблицы истинности D-триггера. Внутри таблицы истинности мы видим, что у нас есть один вход — D. Аналогично, у нас есть только один выход — Q(n+1).
| КЛК | Д | Q(n+1) | Состояние |
| – | 0 | 0 | ПЕРЕЗАГРУЗИТЬ |
| – | 1 | 1 | НАБОР |
В таблице характеристик триггера D-типа у нас есть два входа: D и Qn. Таблица характеристик имеет один выход Q(n+1).
Из логической схемы D-типа мы можем сделать вывод, что Qn и Qn’ являются двумя взаимодополняющими выходами. Эти два выхода также действуют как входы для вентиля 3 и вентиля 4. Таким образом, Qn, который является текущим состоянием триггера, будет рассматриваться как вход, а Q(n+1), который является следующим состоянием триггера. будет считаться выходом.
| Д | Кн | Q(n+1) |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 1 |
| 1 | 1 | 1 |
Используя таблицу характеристик триггеров D-типа, мы можем записать логическое выражение K-карты из K-карты с двумя переменными.
Конфигурация «главный-подчиненный» триггера D-типа
Чтобы улучшить поведение триггера D-типа, мы можем добавить второй триггер SR в конце выхода триггера D-типа. Это приведет к активации дополнительного тактового сигнала с выхода триггера D-типа. В результате будет сформирован триггер типа Master-Slave D. Когда наступает передний фронт (от низкого к высокому) тактового сигнала, состояние входа на главном триггере фиксируется. При этом выход ведущего триггера D-типа будет деактивирован.
Аналогичным образом, когда поступает задний или спадающий фронт (от высокого к низкому) тактового сигнала, ведомое устройство второй ступени активируется. Когда тактовый импульс переходит от высокого к низкому (во время отрицательного импульса), выходной сигнал изменяется. Вы можете спроектировать триггеры типа Master-Slave D, соединив каскадом две защелки, причем обе из них имеют противоположные фазы тактового сигнала.
Схема главного-подчиненного триггера D-типа
Итак, из схемы Master-Slave D-типа можно увидеть, как ведущий триггер загружает данные со входа D при нарастании тактового импульса в схеме Master-Slave D-типа. Это заставляет мастера включиться. По второму фронту (спадающему фронту) тактового импульса ведомый триггер теперь загрузит данные и включит ведомое устройство.
В целом, эта конфигурация приведет к тому, что один триггер всегда будет включен, а другой выключен. Обратите внимание, что выход Q этой конфигурации триггера «главный-подчиненный» будет захватывать значение D только при применении полного цикла тактовых импульсов. Этот полный цикл должен содержать как передний, так и спадающий фронт в конфигурации 0-1-0.
Триггер D-типа для разделения частот
Вы также можете использовать триггер D-типа в качестве схемы делителя частоты. Непосредственно соедините выход Q триггера D со входом D. Это создаст систему обратной связи с обратной связью. Для каждых двух циклов тактовых импульсов бистабильный режим будет переключаться.
Фиксатор данных также может работать как двоичный делитель или делитель частоты. Это приведет к созданию схемы счетчика деления на 2. Это означает, что выходная частота уменьшается вдвое по сравнению с частотой тактовых импульсов.
Включив систему обратной связи вокруг триггера D-типа, вы также можете создавать различные типы триггерных схем, например триггеры Т-типа, также известные как бистабильные триггеры Т-типа. Этот триггер Т-типа в двоичных счетчиках может работать как схема деления на два, как показано ниже.
Из приведенной выше формы сигнала мы можем заключить, что, когда выходной сигнал Q подается в качестве обратной связи на входную клемму D, частота выходных импульсов на Q будет точно равна половине (ƒ/2) входной тактовой частоты (ƒ В ). Другими словами, эта схема обеспечивает разделение частоты путем деления входной частоты в два раза. Q переходит в 1 раз в два такта.
D-триггеры как защелки данных
D-триггеры наряду с частотным разделением также могут действовать как защелки данных. Блокировка данных — это устройство, которое сохраняет или вызывает данные, имеющиеся на его входе. Фактически он работает как одноразрядное запоминающее устройство. Вы можете легко найти такие микросхемы, как ТТЛ 74LS74 или КМОП 4042 в формате Quad. Эти микросхемы специально разработаны для фиксации данных.
Чтобы создать 4-битную защелку данных, соедините четыре 1-битные защелки данных вместе. Кроме того, убедитесь, что тактовые входы всех этих 1-битных защелок данных соединены между собой и синхронизированы. Ниже приведена схема фиксации 4-битных данных.
Прозрачная блокировка данных
В электронике и цифровых схемах вы найдете множество применений Data Latch. Используя Data Latch, вы можете управлять буферизацией, управлением портами ввода-вывода, управлением двунаправленной шиной и управлением дисплеем. Он спроектирован таким образом, что обеспечивает очень высокий выходной импеданс на обоих вопрос и его дополнительный вывод Q̅ . Это приведет к минимизации воздействия импеданса на подключенные цепи.
В большинстве случаев вы обнаружите, что одиночные 1-битные защелки данных обычно не используются. Коммерчески доступные микросхемы объединяют несколько отдельных защелок данных (4, 8, 10, 16 или 32) в одном корпусе. Примером является 74ЛС373 Восьмеричная прозрачная защелка типа D.
Вы можете подумать о 74ЛС373 как устройство, имеющее восемь шлепанцы типа D внутри него. Каждый триггер имеет вход для данных. Д и вывод вопрос . Когда на тактовом входе (CLK) высокий уровень, выход каждого триггера будет соответствовать входным данным. Это означает, что ввод данных прозрачен или виден для вывода. В этом открытом состоянии путь от Д̅ ввод в Q̅ вывод прозрачный. Это позволяет данным проходить беспрепятственно, поэтому и дано название «прозрачная защелка».
С другой стороны, когда тактовый сигнал НИЗКИЙ, защелка закрывается. Выход на Q̅ фиксируется по последнему значению данных, присутствующих перед изменением тактового сигнала. В этот момент, Q̅ больше не меняется в ответ на Д̅ .
ИС триггера D-типа
Существуют различные типы микросхем D-триггеров, доступные как в корпусах TTL, так и в корпусах CMOS. 74LS74 — один из часто используемых вариантов, который вы можете рассмотреть. Это микросхема триггера Dual D, которая содержит два отдельных бистабильных элемента D-типа в одном кристалле. Используя это, вы можете создать одиночные или подчиненные переключатели-триггеры.
Также доступны некоторые другие микросхемы триггера D-типа, такие как триггер 74LS174 HEX D с прямым чистым входом. Еще одна микросхема D-триггера — это триггер 74LS175 Quad D с дополнительными выходами. Восьмеричный триггер 74LS273 типа D имеет в общей сложности 8 триггеров типа D. Все эти восемь триггеров имеют четкий входной сигнал. Все эти входы объединены в один корпус.
Заключение
Триггер D-типа может быть сконструирован с использованием двух расположенных друг напротив друга защелок SR. Между входами S и R также используется инвертор. Это выведет один вход D (данные). Вы можете добавить второй триггер SR к базовому триггеру D-типа. Это улучшит работу триггера D-типа. Вы можете подключить этот триггер SR к выходу триггера D-типа. Он будет работать только тогда, когда тактовый сигнал противоположен исходному. Эта конфигурация также известна как триггер Master-Slave D.
И защелка D-типа, и триггер D-типа отличаются. Защелка не имеет тактового сигнала, тогда как триггер D-типа содержит тактовый сигнал. D-триггер — это устройство, запускаемое по фронту. Передача входных данных контролируется с помощью нарастающего или падающего фронта тактовой частоты. С другой стороны, защелки данных, как и защелки данных и прозрачные защелки, являются устройствами, чувствительными к уровню.